-
1 instruction pipelining
Вычислительная техника: конвейерная обработка командУниверсальный англо-русский словарь > instruction pipelining
-
2 instruction pipelining
English-Russian dictionary of computer science and programming > instruction pipelining
-
3 pipelining
конвейерный режим;
конвейерная обработка pipelining of data packets address pipelining instruction pipelining Конвейерная pipelining вчт. организация конвейераБольшой англо-русский и русско-английский словарь > pipelining
-
4 pipelining
English-Russian dictionary of computer science and programming > pipelining
-
5 instruction complexity
для повышения эффективности работы конвейера (см. pipelining) машинные команды должны быть примерно одинаковой сложности, что нашло отражение в ЦП с сокращённым набором команд (см также instruction set, RISC)Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > instruction complexity
-
6 instruction-level
например, instruction-level pipelining - конвейеризация на уровне машинных командАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > instruction-level
-
7 конвейерная обработка команд
Русско-английский словарь по вычислительной технике и программированию > конвейерная обработка команд
-
8 конвейерная обработка команд
Information technology: instruction pipeliningУниверсальный русско-английский словарь > конвейерная обработка команд
-
9 superpipelining
= super-pipeliningкаждая машинная команда ( instruction) проходит через большее число ступеней конвейера (stage), чтобы исполниться быстрееАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > superpipelining
-
10 pipeline
1) (см. тж. instruction pipeline, processor pipeline) - конвейер"сборочная линия" - цепочка параллельно работающих исполнительных устройств центрального процессора, на которой обработка команд разбивается на ряд небольших шагов, стадий или ступеней, выполняемых за один такт. Конвейер организован таким образом, что выходные данные одного устройства поступают на вход другого. Число стадий называется длиной конвейера. Использование конвейера позволяет начать исполнение следующей машинной команды в одном блоке до завершения предыдущей, т. е. с перекрытием по времени (различные стадии нескольких команд выполняются ЦП параллельно). Какова длина конвейера, столько команд одновременно он и может обрабатывать - и в идеале конвейеризация обеспечивает выигрыш в производительности (по сравнению с неконвейерными ЦП, non-pipelined processor), соответствующий числу ступеней конвейера. В современных процессорах конвейеры имеют длину до 20 стадий (Pentium 4). Однако параллельная обработка команд возможна не всегда, так как в программе часто встречаются команды условных переходов и ситуации, когда для исполнения команды требуется результат предшествующей команды. В таких случаях, чтобы предотвратить перезагрузку конвейера (см. pipeline break), применяются более сложные процессы: упреждающая обработка (предсказание переходов, branch prediction) или изменение порядка исполнения команд (out-of-order execution).The pipeline must be flushed before the CPU can respond to an interrupt. — Конвейер должен быть очищен перед тем как ЦП сможет реагировать на прерывание см. тж. balanced pipeline, branch delay slot, control-flow pipeline, execute phase, graphics pipeline, instruction pipeline, load delay slot, machine language, multipipeline processor, pipeline bubble, pipelined application, pipelined architecture, pipeline depth, pipeline diagram, pipeline error, pipeline processing, pipeline processor, pipeline scheduling, pipeline stall, stage, superpipelined, superscalar architecture, unbalanced pipeline
2) конвейеризировать, применять конвейерVector processors pipeline and parallelize the operations on the individual elements of a vector. — Векторные процессоры производят распараллеливание и конвейеризацию операций над индивидуальными элементами вектора см. тж. pipelining
3) конвейерныйАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > pipeline
См. также в других словарях:
Instruction pipeline — Pipelining redirects here. For HTTP pipelining, see HTTP pipelining. Basic five stage pipeline in a RISC machine (IF = Instruction Fetch, ID = Instruction Decode, EX = Execute, MEM = Memory access, WB = Register write back). In the fourth clock… … Wikipedia
Instruction level parallelism — (ILP) is a measure of how many of the operations in a computer program can be performed simultaneously. Consider the following program: 1. e = a + b 2. f = c + d 3. g = e * fOperation 3 depends on the results of operations 1 and 2, so it cannot… … Wikipedia
Instruction set — An instruction set, or instruction set architecture (ISA), is the part of the computer architecture related to programming, including the native data types, instructions, registers, addressing modes, memory architecture, interrupt and exception… … Wikipedia
Instruction scheduling — In computer science, instruction scheduling is a compiler optimization used to improve instruction level parallelism, which improves performance on machines with instruction pipelines. Put more simply, without changing the meaning of the code, it … Wikipedia
pipelining — noun 1》 the laying of pipelines. ↘transportation by pipeline. 2》 Computing a form of computer organization in which successive steps of an instruction sequence are executed in turn, so that another instruction can be begun before the previous … English new terms dictionary
pipelining — 1. In processor architecture, a method of fetching and decoding instructions that ensures that the processor never needs to wait; as soon as one instruction is executed, the next one is ready. 2. In parallel processing, the method used to… … Dictionary of networking
Reduced instruction set computer — The acronym RISC (pronounced risk ), for reduced instruction set computing, represents a CPU design strategy emphasizing the insight that simplified instructions which do less may still provide for higher performance if this simplicity can be… … Wikipedia
Complex instruction set computing — A complex instruction set computer (CISC) ( /ˈsɪs … Wikipedia
One instruction set computer — Computer science portal A one instruction set computer (OISC), sometimes called an ultimate reduced instruction set computer (URISC), is an abstract machine that uses only one instruction – obviating the need for a machine language opcode … Wikipedia
Software pipelining — In computer science, software pipelining is a technique used to optimize loops, in a manner that parallels hardware pipelining. Software pipelining is a type of out of order execution, except that the reordering is done by a compiler (or in the… … Wikipedia
Cycles per instruction — In computer architecture, cycles per instruction (aka clock cycles per instruction, clocks per instruction, or CPI) is a term used to describe one aspect of a processor s performance: the number of clock cycles that happen when an instruction is… … Wikipedia
